# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-288953

(43)Date of publication of application: 01.11.1996

(51)Int.CI.

H04L 12/28 H040 3/00

(21)Application number: 07-092217

(22)Date of filing:

18.04.1995

(71)Applicant : NEC CORP

(72)Inventor: FUKANO MASATERU

**NAKAGAWA TATSUO** 


YAMADA KENJI

## (54) ATM SWITCH

## (57)Abstract:

PURPOSE: To attain switching without a delay of a high priority traffic cell by stopping a low priority traffic earlier on the occurrence of congestion.

CONSTITUTION: A 1st RNR signal 1811-n being an output of each of output buffers 161-n is multiplexed by a multiplexer circuit 1101 to generate a 3rd RNR signal 1102, which is given to input buffers 111-n. The signal 1102 includes an identification number of the buffers 161-n sending the signals 181-n among the buffers 161n, the buffers 111-n receiving the signal 1102 stop the transmission of a lowest priority queue among output buffer destination cells till the signals 181-n are released with respect to the buffers 161-n outputting the signals 181-n. The transmission from a highest priority CBR queue is allowed for that time. Thus, traffic control by priority is conducted.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2856104

[Date of registration]

27.11.1998

18.04.1995

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# 四公公開特許公報(A)

# (11)特許出顧公閱番号

# 特開平8-288953

(43)公開日 平成8年(1996)11月1日

(51) Int.CL*	換別記号	庁内整理番号	<b>F</b> I		<b>.</b>	俗表示箇所
HO4L 12/28	,	9466-5K	HO4L I	1/20	H	
H04Q 3/00		•	H04Q 9	3/00		
,		9466-5K	H04L 11	1/20	G	•

## 審査請求 有 翻求項の数4 OL (全 ? 頁)


(21)出籍署号	特度平7-92217	(71) 出願人	000004237
			日本電気株式会社
(22) 出籍日	平成7年(1995) 4月18日		克克松维区支充工具7条1号
		· (72)発明者	深野 文郑
			東京都港区芝五丁目7番1号 日本電気株
			太金社内
•		(72) 発明者	中川。選夫
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(72) 発明者	山田 保治
			東京都港区芝五丁目7番1号 日本電気株
•	•		式会社内
• '		(74)代理人	<b>弁理士 若林 忠</b>

## (54) 【発明の名称】 ATMスイッチ

#### (57) 【要約】

【月的】 CBRトラヒックの遅延特性を満たすことのできるATMスイッチを実現すること。

(機成) 複数の入力ポートおよび出力ポートのそれぞれにセルを書える入力パッファメモリおよび出力パッファメモリが設けられており、各入力パッファメモリには、各出力ポートに対応するとともに複数のトラヒック種類毎に論理的に独立し、かつ、メモリ領域を共有するキューが設けられており、各出力パッファメモリには、前記複数のトラヒック種類毎に論理的に独立し、かつ、メモリ領域を共有するキューが設けられており、各出力パッファメモリは、発りメモリ量に応じたオーパーフロー信号を各入力パッファメモリに対応する出力ポート宛のキューを、各出力パッファメモリのオーパーフロー信号が示す強りメモリ量およびトラヒック種類に応じて、出力する。



#### 【特許請求の範囲】

【請求項1】 複数の入力ポートおよび出力ポートのそれぞれにセルを書える入力パッファメモリおよび出力パッファメモリお設けられ、各入力ポートと各出力ポートの間に設けられたスイッチ本体により各入力ポートに割着したセルを出力ポートに配信するATMスイッチにおいて、

各入力パッファメモリには、各出力ポートに対応すると ともに複数のトラヒック種類母に論理的に独立し、か つ、メモリ領域を共有するキューが設けられ、

各出力パッファメモリには、前記複数のトラヒック種類 毎に論理的に独立し、かつ、メモリ領域を共有するキュ 一が設けられており、

各出力パッファメモリは、強りメモリ量に応じたオーパーフロー信号を各入力パッファメモリに対して出力し、各入力パッファメモリは、各出力パッファに対応する出力ポート宛のキューを、各出力パッファメモリのオーパーフロー信号が示す残りメモリ量およびトラヒック種類に応じて、出力または停止することを特徴とするATMスイッチ。

【競求項2】 複数の入力ポートおよび出力ポートのそれぞれにセルを蓄える入力パッファメモリおよび出力パッファメモリが設けられ、各入力ポートと各出力ポートの間に設けられたスイッチ本体により各入力ポートに到着したセルを出力ポートに配信するATMスイッチにおいて、

各入力パッファメモリには、各出力ポートに対応すると ともに複数のトラヒック種類毎に調理的に独立し、か つ、メモリ領域を共有するキューが設けられ、

各出力パッファメモリには、前記複数のトラヒック種類 毎に論理的に独立し、かつ、メモリ領域を共有するキュ ーが設けられており、

各出力パッファメモリは、残りメモリ量が第1のしきい 彼以下になったときには第1のオーパーフロー信号を各 入力パッファメモリに対して出力し、

各入カバッファメモリは、第1のオーバーフロー信号を 受け付けると、第1のオーバーフロー信号を出力した出 カバッファメモリに対しては、入カバッファメモリ内の 該出力バッファに対応する出力ポート宛のキューのう ち、優先度が低いトラヒック種類に対応したキューの出 力を停止することを特徴とするATMスイッチ。

【請求項3】 請求項2記載のATMスイッチにおいて、

スイッチ本体には、入力パッファメモリより送られてき たセルを一時的に蓄えて出力パッファメモリに送出する 複数の受信パッファメモリを有し。

各出力パッファメモリは、強りメモリ量が第2のしきい 値以下になったとさには第2のオーパーフロー信号をス イッテ本体に対して出力し、

スイッチ本体は、第2のオーバーフロー信号を受け付け

ると、第2のオーパーフロー信号を出力した出力パッファメモリに対してはセルの送出を停止することを特徴とするATMスイッチ。

【請求項4】 請求項1万至請求項3のいずれかに記載のATMスイッチにおいて、

各受信パッファメモリは、残りメモリ量が第3のしきい 値以下になったときには第3のオーバーフロー信号を各 入力パッファメモリに対して出力し。

各入カパッファメモリは、第3のオーパーフロー信号を 受け付けると、第3のオーパーフロー信号を出力した受 信パッファメモリに対してはセルの送出を停止すること を特徴とするATMスイッチ。

#### 【免明の評細な質明】

#### [0001]

【産業上の利用分野】本発明は、複数の入力ポートに到 参したセルを内部バスを介して複数の出力ボートに配信 するATMスイッチのトラヒック制御方式に関し、特 に、内部における優先度に応じて制御を行うATMスイ ッチのトラヒック制御方式に関する。

#### [0002]

【従来の技術】ATMスイッチの構成方式としては、ATMセルを募えるパッツァの位置に関していくつかのタイプのものが提案され、また、使用されている。

【0003】ATMスイッチの1つの使来例として、各入力ポートにパッファを設けた入力パッファ型のスイッチがある。このようなスイッチでは、同じ出ポート宛のセルがスイッテ内で衝突することがないように、各入力ポートに到着したセルの出ポートへの出力を入力ポート間にまたがってスケジューリングし、必ず各出力ポートへ同時に1セルしか到着することがないように制御している。

【0004】上述した従来方式では、入力ポート間にまたがったスケジューリングの制御が複雑になるという問題点があり、また、複数の出ポート宛てに配られる、いわゆる同報セルがあった場合には、1つのセルのスイッチングのために宛先出ポート数分の帯域を使ってしまうという問題点がある。

【0005】一方、出ポート側にパッファを設けた出力 パッファ型のスイッチでは、パッファとして高速なメモ リが必要となる点が問題となる。

【0006】図2は出力パッファ型のATMスイッチの 従来例の構成を示す図である。

【0007】図中、21は内部パス、221~22nは入 カポート、231~23nは出カポート、241~24nは 送信回路、251~25nは受信回路、261~26nは受 信パッファ、27はスイッチ制御部である。

【0008】各入カポート221-22nより各送信回路241~24nにそれぞれ入力されるセルは、送信回路241~24nを介して内部パス21に送信される。各送信回路241~24nからの内部パス21への送信権はスイ

ッチ制御命27によって制御されている。制御部27の 具体的な制御方法としては、時分割的にサイクリックに 送信権を各ポートに与える方法等が挙げられる。

【0009】 各送信回路241~24nは、内部に数セル分のパッファを用い、スイッチ制御部27の送信権信号に従ってセルを内部パス21に送信する。内部パス21上に多量されたセルは、各ポートの受信回路251~25nによりヘッダ部がチェックされ、該当するポート宛のセルのみが取り込まれて受信パッファ261~26nに受信される。

【0010】出力パッファ型のスイッチでは、内部パス21のスループットは、各入力ポートのスループットの合計より大きい。ここで、各入力ポート221~22n的よび各出力ポート231~23nの回線速度を全てmb! t/secとすると、内部パス21のスループットはnxmb! t/sec以上有る。様って、各入力ポートは から見れば、たとえセルが連続して到着しても、セルが1つポートに到着する時間内に必ずセルを1つ内部パスに送出することができるため、入力ポート側にはタイトング調整用のパッファとして数セル分用意しておけば十分である。すなわち、入力ポート側ではセルの廃棄は起ことない(以後、入力ポートに回線速度いっぱいの速度でセルが連続して到着する場合のセルの到着時間の間隔を1セル時間と呼ぶことにする)。

【0011】一方、出力ボート側では輻輳によるセルの 廃棄が起こる可能性がある。例えば、同時に複数の入力 ポートから特定の出力ポート宛のセルが到着した場合、 つまり、1セル時間内に複数のセルが特定の出力ポート に到着することになる。この場合、バッファから出力さ れるのは1セル時間内に1セルだけなので、入力される セルの方が多くなってバッファにセルが除々に溜まり、 最終的にはバッファオーバーフローとなってセルが廃棄 されることになる。

【0012】また、出側の回線の速度がスイッチの出力 ポートの速度より遅い場合には、更に頻繁にセルの廃棄 が起こる可能性がある。

【0013】上記のように、出力ボート側では輻輳が起こる司能性があるので、受信バッファ261~26nは十分大きなバッファでなければならない。しかしながら、以上の説明からわかるように、受信バッファ261~26nは、内部パス21の速度で入力されるセルを取り込むので、n×mbit/秒の速度(つまり入力ボートの速度のm倍)でデータの書き込みができなければならない。n×mbit/秒が数Gbps~数十Gbpsとなる大容量のスイッテでは、データ速度が高速なことから外付けのメモリでは対応できず、また、現在のLSIにおいては、内部に大容量の高速メモリをもたせることは規模的に困難である。

【0014】以上説明した入力パッファ型のスイッチと、出力パッファ型のスイッチの問題点を補う方式とし

て、入力ポートと出力ポートの両方にバッファを配置する入出力パッファ型のスイッチが考えられる。入出力パッファ型のスイッチでは、上記出力パッファ型スイッチの入力ポート側に大容量のパッファを追加したものである。入力ポート側に追加されるパッファは、ポートの速度mbit/sの速度でセルの読み書きができればよいので、外付けのメモリを用いることができ、大容量化が可能となる。

【0015】受信パッファがオーパーフローしそうになると、受信パッファからRNR(レシーブ・ノット・レディ)信号が各入カパッファ宛に出力される。入力パッファ倒では、RNR信号が出力された出力ポート宛のセルの出力を止めることにより、輻輳状態の出力ポートへのセルの入力が一時停止される。

【0018】上記の方式では、入力パッファは各出力ポート別にセルの添みだしができる様成になっていなければならない。もし、FIFOのような1つのキュー構成のパッファが用いられた場合には、RNR信号を出力している特定の出力ポート宛のセルがキューの先頭に来た場合に、他の輻輳が起こっていない出力ポート宛のセルの送出もできなくなってしまうためである(このような現象をヘッド・オブ・ラインと呼ぶ)。

【0017】例えば、入力パッファにはランダム書き込み/読みだしができるメモリを用いて、出力ポート別に独立な論理キューを設ける方法が考えられる。以上述べた入出力パッファ型スイッチでは、入力パッファを追加することにより受信パッファでのセルの廃棄は起こらないようにすることができ、また入力パッファは必要な容量分を外付けメモリで用意することが可能なので、セル廃棄の問題は一応解決できる。

【0018】しかし、ATMで運ばれる情報の中には、電話の音声や動画等の実時間性をもったデータもある。これら実時間性が要求される通信は、セルの廃棄を防ぐだけでは不十分で、蒸棄時間も一定以内に保たれなければならない。これら実時間性が要求される通信の遅延を他のプータ等のトフヒックと区別して、高優先で扱うことが可能となるよう、ATM通信では、予めコネクシミとが可能となるよう、ATM通信では、予めコネクションを設定するときに、トラヒックのタイプを指定することになっている。上配説明した入出力パッファ型のスッチでは、選延が許されない高優先の実時間トラヒック(以後、CBR=Constant Bit Ratoトラヒックと呼ぶ)も低優先のトラヒックも、受信パッファが輻輳した場合には目標に止められてしまい、優先疾寒の選延制復を行うことができない。

#### [8100]

【発明が解決しようとする課題】上述した従来のATM スイッチのうち、入力パッファ型のスイッチはスケジュ ーリングの制御が複雑となり、また、同報セルがあった 場合には宛先出ポート分の帯域が使用されるという問題 点がある。 【0020】出力パッファ型のスイッチにおいては、出力ポート側にて輻輳によるセルの廃棄が先生するという問題点がある。

【0021】入出力バッファ製のスイッチにおいては、 セル廃棄は防がれるものの、受信パッファが輻輳した場合には遅延が許されない高優先のトレヒックも低優先の トラヒックと同様に止められてしまうという問題点がある。

【〇〇22】本発明は上述したような従来の技術が有する問題点に鑑みてなされたものであって、セル廃棄を防止するとともにトラヒック種類別の輻輳制御を行うことによりCBRトラヒックの遅延特性を満たすことのできるATMスイッチを実現することを目的とする。

#### [0023]

【課題を解決するための手段】本免明のATMスイッチ は、複数の入力ボートおよび出力ボートのそれぞれにセ ルを蓄える入力パッファメモリおよび出力パッファメモ リが設けられ、各入力ポートと各出力ポートの間に設け られたスイッチ本体により各入力ポートに到着したセル を出力ポートに配信するATMスイッチにおいて、各入 カパッファメモリには、各出力ポートに対応するととも に複数のトラヒック種類毎に論理的に独立し、かつ、メ モリ領域を共有するキューが設けられ、各出力パッファ メモリには、前記複数のトラヒック積類毎に論理的に独 立し、かつ、メモリ領域を共有するキューが設けられて おり、各出力パッファメモリは、残りメモリ量に応じた オーバーフロー信号を各入力パッファメモリに対して出 カし、各入カバッファメモリは、各出カバッファに対応 する出力ポート宛のキューを、各出力パッファメモリの オーバーフロー信号が示す残りメモリ量およびトラヒッ ク種類に応じて、出力または停止することを特徴とす る。

【OO24】本発明の第2の形態によるATMスイッチ は、複数の入力ポートおよび出力ポートのそれぞれにセ ルを蓄える入力パッファメモリおよび出力パッファメモ リが設けられ、各入力ポートと各出力ポートの間に設け られたスイッチ本体により各入力ポートに到着したセル を出力ポートに配信するATMスイッテにおいて、各入 カパッファメモリには、各出力ポートに対応するととも に複数のトラヒック種類毎に論理的に独立し、かつ、メ モリ領域を共有するキューが設けられ、各出力パッファ メモリには、前記複数のトラヒック種類毎に論理的に独 立し、かつ、メモリ領域を共有するキューが設けられて おり、各出力パッファメモリは、残りメモリ量が第1の しきい値以下になったときには第1のオーバーフロー信 号を各入力パッファメモリに対して出力し、各入力パッ ファメモリは、第1のオーパーフロー信号を受け付ける と、第1のオーバーフロー信号を出力した出力バッファ メモリに対しては、入力パッファメモリ内の該出力パッ ファに対応する出力ポート宛のキューのうち、優先度が 低いトラヒック種類に対応したキューの出力を停止する ことを特徴とする。

【0025】この場合においても、スイッチ本体には、入力パッファメモリより送られてきたセルを一時的に蓄えて出力パッファメモリに送出する複数の受信パッファメモリを設け、各出力パッファメモリは、残りメモリ量が第2のしをい値以下になったときには第2のオーパーフロー信号をスイッチ本体に対して出力し、スイッチ本体は、第2のオーパーフロー信号を受け付けると、第2のオーバーフロー信号を出力した出力パッファメモリに対してはセルの送出を停止することとしてもよい。

【0026】さらに、各受信パッファメモリは、強りメーモリ量が第3のしきい値以下になったときには第3のオーパーフロー信号を各入カパッファメモリに対して出力し、各入カパッファメモリは、第3のオーパーフロー信号を受け付けると、第3のオーパーフロー信号を出力した受信パッファメモリに対してはセルの送出を停止することとしてもよい。

#### [0027]

【作用】上記のように構成される本発明によれば、スイッチの出力倒でトラヒックの腐峻が起きた場合、オーバーフロー信号(第1のオーバーフロー信号)が出力され、これを受けて優先度が低いトラヒック種別に対応したキューの出力が停止される。このように、瞬酸が生じた出力ポート宛の全てのセルのスイッテングが一律に一旦停止することなく、優先度に応じて複数段階で制御することが可能となる。

【0028】即ち、軽較が生じた場合に優先度の低いトラヒックを先に停止することにより、遅延に対して優先度の高いトラヒックのセルを遅延無くスイッテングできょ

【0029】また、本発明は、出回線の速度がスイッチの出力ポートの速度以下であるために生じた瞬機、あるいはスイッチの出力ポートの出力が更に複数の出回線に分岐しており、その複数の出回線の内のいくつかが輻輳した場合に有効である。このような場合には、第2のオーバーフロー信号が出力されるように第2のしきい値を決定することで入力ポートからのセル送出が停止され、セル度業を防ぐことができる。

【0030】また、スイッチの出力ポートの速度以上のトフヒックが連続的に特定の出力ポートに集中した場合には、スイッチ内の受信パッファメモリがオーパーフロー信号を出力するように第3のしきい値を定めることで入力ポートからのセル送出が停止される。この場合には、先の従来技術の項で述べたスイッチ内の受信パッファのしきい値によるRNRで、優先度に関係なく、該輻輳している受信パッファ宛のセルが停止されてしまい優先度の制御は効かない。

#### [0031]

【実施例】次に、本発明の実施例について図面を参照し

て説明する。

【0032】図1は、本発明のトラヒック制御方式が行われるATMスイッチの一実施例の構成を示すブロック図である。

【0033】図1において、111~11nは入力パッファ、12はATMスイッチ本体、13はATMスイッチ本体、13はATMスイッチ本体、15nはATMスイッチ本体内の受信パッファ、15nはATMスイッチ本体内の受信パッファ、15nはATMスイッチ本体内の受信パッファ、161~16nは出力パッファ、171~17nはスイッチの出力ポート、181~18nは第1のRNR信号(第1のRNR信号(第1のRNR信号)、191~19nは第2のRNR信号(第2のオーパーフロー信号)、1101は多重回路、1102は第3のRNR信号、11031~1103nは第4のRNR信号(第3のオーパーフロー信号)、1104は多重回路、1105は第5のRNR信号である。【0034】入力パッファ111~11nは各入力ポート毎に設けられている。各入力パッファ111~11nは、例えばランダムアクセスメモリで構成され、内部に各出力ポート数×2個の範理的なチューを有する。

【0035】それぞれのキューは、各出力ポート別に高 優先のCBR用およびその他低優先のABR (Available Bit Rate) 用の2つずつのキューからなる。各キューは全体のメモリ容量を共有するものであり、それぞれのキューに固定的に容量を割り当てる必要はない。

【0036】各キュー内に蓄えられたセルは、各出力ポート別に顕新にアクセス制御部13を経由して内部パス14に入力され、所定の宛先ポートへ出力される。回じ入力パッファ中の同じ出力ポート宛の2つの優先度のキューの間では、CBR用のキューが優先され、CBR用のキューから出力される。低優先キュー内のセルが出力されるのは、CBR用キュー内にセルが無いときだけである。

【0037】アクセス制御部13は各入カバッファからの内部パスへのアクセスの制御を行う回路で、従来技術の項で説明したように、例えば、単純に順番に各入カポートごとに送出権を譲す制御でもよい。内部パス14は時分割パスで、従来技術の説明の項で述べたように、各入カスイッチポートの速度のn倍の速度があるので、1セル時間内に必ず各入カポートから1セルずつ送信できることが保証されている。

【0038】 受信パッファ 151-15nは各出カポート 毎に設けられており、従来技術の項で述べたように、各 受信パッファ 151~15nは内部パスの速度で動作する メモリで、一般に出力パッファ 161~18nと比べると メモリ容量は格政に少ない。

【0039】出力パッファ161~16nは入力パッファ111~11nと同様にランダムアクセスメモリから構成されており、内部にCBR用と低優先トラヒック用の2つずつの論理キューを持っている。各キューは全体の出

固定的に容量を割り当てておく必要はない。各出力パッファ161~16nの空き領域の容量は、**速**次検出されている。

【0040】 空き領域の大きさを示すために、論選的にアイドルキューというものを定義する。アイドルキューの大きさは、その時点での空きパッファ領域の容量を示しており、例えばアイドルキューの最き=0は、全てのパッファ領域が使用されていることを示す。各アイドルキューにはしきい値(A)、(B)が2つずつ設定されており、アイドルキューの長さが第1のしきい値(B)を下回ると第1のRNR信号181~18nが出力される。

【0041】各出カバッファ161~16nから出力された第1のRNR信号181~18nは、多重回路1101で多重されることにより第3のRNR信号1102が生成され、各入カバッファ111~11nに入力される。

【0042】上記の第3のRNR信号1102は、出力パッファ161~16nのうちの第1のRNR信号を送出した出力パッファ161~16nの識別番号を含んでおり、第3のRNR信号1102を受信した各入力パッファ111~11nは、第1のRNR信号181~18nを出力した出力パッファ161~16nに対しては第1のRNR信号181~18nが解除されるまで該出力パッファ宛のセルのうちの低優先キューからの送信を停止する。この間、優先度の高いCBRキューからの送信は許されており、これにより本発明の目的である優先度別のトラヒック制御が可能となっている。

【0043】第2のしきい値(A)は、第1のしきい値(B)より小さな値が設定されており、アイドルキューの長さが第2のしきい値(A)を下回ると第2のRNR信号191~19 $_{1}$ が対応する各受信パッファ15 $_{1}$ ~15 $_{1}$ に入力される。

【0044】第2のしさい値(A)は、出力パッファの残り容量がほとんど無いときに第2のRNR信号191~19nが送信されるように設定されており、従って第2のRNRを受信した受信パッファ151~15nは、出力パッファ161~16nへのセルの送信を停止する。このときには、優先度に関係なく全てのセルの送信が停止される。

【0045】各受信パッファ151~15nにも、しまい値がそれぞれ1つずつ設定されており、各受信パッファ151~15n内のセルの量がこのしきい値を超えると第4のRNR信号11031~1103nが多重回路1104に入力される。多重回路1104は、1101と同様に第4のRNR信号の送信元の出力パッファ番号を含む第5のRNR信号の送信元の出力パッファ111~11nに入力する。各入カパッファ111~11nは、第5のRNR信号を受信すると、その中に示されている第4のRNR免信元の受信ポート宛のセルの出力を停止する。この場合には、CBRキュ~と低優先キュ

一の双方共の出力を停止する。

【0046】なお、以上説明した実施例においては、各出力パッファ 161~16nのそれぞれは第1のしきい値(B)および第2のしきい値(A)との比较を行うことにより、第1のRNR信号 181~18nおよび第2のRNR信号 191~19nを出力し、これに応じて各入力パッファ 111~11nのそれぞれは停止するキューを決定するとして説明したが、しきい値をさらに多く改足して、さらに多くのRNR信号を出力し、各入カパッファ 111~11nのそれぞれは各RNR信号に応じて出力するキューをそのトラヒック理類の優先度から決定するものとしてもよい。このような構成とすることにより、例えば、VBR(Variable Bit Rate)等のトラヒックについても優先順位を設定することができる。

#### [0047]

【無明の蚊果】 本免明は以上説明したように構成されているので、以下に記載するような効果を奏する。

【0048】請求項1および話求項2に記載のものにおいては、スイッチの出力倒でトラヒックの編集が起きた場合、延続が生じた出力ポート宛の全てのセルのスイッチングが一律に一旦停止することなく、優先度に応じて複数段階で制御することができ、CBRトラヒックの選延特性を満たすものとすることができる効果がある。

【0049】請求項3に記載のものにおいては、上記効果に加えて、出回線の速度がスイッテの出力ポートの速度以下であるために生じた輻輳、あるいはスイッチの出力ポートの出力が更に複数の出回線に分岐しており、そ

の複数の出回線の内のいくつかが薙袋した場合のセル廃 薬を防ぐことができる。

【0050】請求項4に記載のものにおいては、上配各効果に加えて、スイッテの出力ポートの速度以上のトラヒックが運続的に特定の出力ポートに集中して駆極が発生下場合のセル廃棄を防ぐことができる効果がある。

# 【図面の簡単な説明】

【関1】本発明のトラヒック制御方式を実現するための 入出力パッファ型のATMスイッチの一実施例の構成図 である。

【図2】 従来の出カバッファ型のATMスイッチの構成 図である。

#### 【符号の説明】

111~11n 入力パッファ

12 アクセス制御部

13 ATMスイッテ本体

14 内部パス

151-15n 受信パッファ

151~15n 出力パツファ

171~17n 出力ポート

181~18n 第1のRNR信号

781~79n 第2のRNR信号·

1101 多重回路


1102 第3のRNR信号


11031~1103n 第4のRNR信号

1104 多重回路

1105 第5のRNR信号

#### [图2]





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.